


Pocket Logiana

ポケットロジアナ マニュアル PL-510



Ver.5.60 対応

2009/3/1 版

有限会社 エムビーウェア

目次

第 1 章 導入編	
導入編 1. 梱包内容をお確かめください	1
導入編 2. お客様に用意していただくもの	1
導入編 3. ユーザー登録	2
導入編 4. 注意事項	2
導入編 5. 各部の名称	4
導入編 6. ソフトウェアのインストール	6
導入編 7. USBドライバのインストール	8
7.1 Windows XP の場合	8
7.2 Windows Vista の場合	14
導入編 8. Cyclone II FPGA開発キットのコンフィギュレーション	18
8.1 Cyclone II FPGA 開発キット CD-ROM のインストール	18
8.2 ポケットロジアナ回路のコンパイル	21
8.3 ポケットロジアナ回路のコンフィギュレーション	25
第 2 章 チュートリアル編	
チュートリアル編 1.	
USB-RS232C 変換ボードと Cyclone II FPGA 開発キットの接続	31
チュートリアル編 2. テストクリップケーブルを接続する	32
チュートリアル編 3. 信号の作成と測定	33
第 3 章 応用編	
応用編 1. Cyclone II FPGA 開発キットの内部信号を見る	37
1.1 Altera 社の開発ソフト Quartus II の操作	37
応用編 2. Altera 社の FPGA の場合	40
2.1 FPGA 基板に接続する	40
2.2 Altera 社の開発ソフト Quartus II の操作	43

— 第 1 章 —

導入編

導入編 1. 梱包内容をお確かめください	1
導入編 2. お客様に用意していただくもの	1
導入編 3. ユーザー登録	2
導入編 4. 注意事項	2
導入編 5. 各部の名称	4
導入編 6. ソフトウェアのインストール	6
導入編 7. USBドライバのインストール	8
7.1 Windows XP の場合	8
7.2 Windows Vista の場合	14
導入編 8. Cyclone II FPGA 開発キットのコンフィギュレーション	18
8.1 Cyclone II FPGA 開発キット CD-ROM のインストール	18
8.2 ポケットロジアナ回路のコンパイル	21
8.3 ポケットロジアナ回路のコンフィギュレーション	25

導入編 1. 梱包内容をお確かめください

梱包を開けたら、購入品が揃っているかご確認ください。万一、品が足りない場合、破損していた場合は、お手数ですが弊社（有）エムビーウェアまでご一報をお願い致します。

○：標準添付 ×：オプション（お客様の方で用意ください）

品名	PL-510 USB	PL-510 AC2
USBケーブル（TypeA-MiniB）	○	○
USB-RS232C変換ボード（AE-USB/RS232C）	○	○
ジェンダーチェンジャー（RS232C Dsub 9pin）	○	○
IPアダプタ	×	×
Cyclone II FPGAスタータ開発キット	×	○
テストクリップケーブル	×	×
テストクリップ	×	×
CD-ROM	○	○

導入編 2. お客様に用意していただくもの

(1) WindowsXP, Vista を搭載したパソコン

Windows 98, 98SE, Me, 2000 はサポートしていません。

(2) Cyclone II FPGA スタータ開発キット

PL-510AC2 には標準添付されています。

Cyclone II FPGA スタータ開発キット DK-CYCII-2C20N ¥15,015(税別)

価格は 2009.2.18 現在です。

Digi-Key (<http://dkc1.digkey.com/jp/digihome.html>) から入手できます。

日本語マニュアルが下記にあります。

<http://www.altera.co.jp/products/devkits/altera/kit-cyc2-2C20N.html>

(3) テストクリップおよびテストクリップケーブル

弊社のテストクリップケーブルを購入いただくか、「リファレンス編 7. テストクリップおよびテストクリップケーブル」を参考に自作してください。

Cyclone II FPGA スタータ開発キット用テストクリップケーブル: TC33C-AC2-N

(4) Altera 社の FPGA 開発ソフト

Quartus II Ver6.0 以降(無料:Web Edition)

ソフトは下記のホームページよりダウンロードできます。

http://www.altera.co.jp/support/software/download/sof-download_center.html

PL-510AC2 では Cyclone II FPGA スタータ開発キットのコンフィギュレーションは済んでいます。

導入編 3. ユーザー登録

お客様のサポートを円滑に行うため、当社ではユーザー登録をオンラインで行っております。当社のホームページの「ユーザー登録」の文字リンクから、ユーザー登録画面にお入りください。

ユーザー登録された方には、ホームページの「ソフトウェアアップグレード」のページに入るためのパスワードを送付いたします。

<http://www.mbareware.com>

導入編 4. 注意事項

1. USB-RS232C 変換ボード、PL-510AC2 の Cyclone II FPGA スタータ開発キット、IP アダプタの RS232C-TTL 変換ボードが故障した場合、修理は基板交換になります。その時点で基板が入手できない場合、修理はできません。製品添付の基板の保証期間は、1 年または基板の入手が可能な期間の短い方です。

2. ロジックアナライザの入力電圧範囲は-0.5V~4.0V です。入力電圧範囲を超える電圧をロジックアナライザのテストクリップに加えないでください。


3. Cyclone II FPGA スタータ開発キットの 40pin コネクタ GPIO 0, GPIO 1 の(電源と GND 端子を除く)信号端子(ロジックアナライザ入力端子を含む)は、スタータ開発キットの

Power Onから約200mSの間(FPGAのコンフィギュレーション中)、FPGAの内部抵抗(約25K Ω)で3.3Vにプルアップされた状態になっています。コンフィギュレーションが済むと、ロジックアナライザの入力端子は入力に、パターンジェネレータの出力端子は出力になります(プルアップは解除されます)。「導入編 8. Cyclone II FPGA スタータ開発キットのコンフィギュレーション」が済んでいない状態では、スタータ開発キットのデフォルトの回路が動作します。

4. Cyclone II FPGA スタータ開発キットの40pinコネクタGPIO 0, GPIO 1とFPGAの間には47 Ω のダンピング抵抗が入っています。

5. テストクリップケーブルのチャンネル番号(マークバンド)は、通常の使用ではケーブルから外れないようになっていますが、外れないことを保証するものではありません。


導入編 5. 各部の名称



40ピンコネクタ GPIO 1 に挿したテストクリップケーブルを抜く場合は、アクリル板を外すと抜き易くなります。

GPIO 0 の GND 2 本で不足する場合は、GPIO 1 の GND を使うなどの工夫をしてください。

Cyclone II FPGA 開発キットの 6 つの銅スタンドにゴム・カバーを付けます。
USB-RS232C 変換ボードの足 (ジュラコン六角スペーサ) の長さは、ゴム・カバーを付
けた状態に合わせてあります。




導入編 6. ソフトウェアのインストール


1 ポケットロジアナ CD-ROM を CD-ROM ドライブに入れます。この時点では、USB-RS232C 変換ボードは、**接続していません**。

CD-ROM 内のフォルダ¥Windows_XP_Vista ¥Setup 中の **PocketLogiana_XP_Vista.msi** をダブルクリックします。

2 **次へ** を押します。




3 **次へ** を押します。




4

次へ を押します。



5

閉じる を押します。



6

CD-ROM 内の「製造番号」フォルダ 中のファイル PL-510 製造番号.id と Logiana.inip を C:¥ProgramFiles¥PocketLogiana¥Bin フォルダにコピーします。

7

CD-ROM 内の「マニュアル」フォルダ の物理メモリの確認と仮想メモリの設定.pdf を参考に、メモリの確認をお願い致します。


導入編 7. USBドライバのインストール

7.1 Windows XP の場合


1 パソコンのUSBポートに USB-RS232C 変換ボードを接続します。

注意 USB-RS232C 変換ボードを USB ハブに接続した場合、認識しない場合があります。また、USB ハブはセルフパワーで(USB ハブに AC アダプタを付けて)使用してください。


2 以下のようにウィザード画面が表示されます。“いいえ、今回は接続しません”にチェックを入れ、**次へ**を押します。




3 以下のようにウィザード画面が表示されます。“一覧または特定の場所からインストールする”にチェックを入れ、**次へ**を押します。




- 3 CD-ROM ドライブにポケットロジアナの CD-ROM を入れます。“次の場所で最適なドライバを検索する”、および“次の場所を含める”にチェックを入れ、CD-ROM 内のフォルダ¥INF¥D2XX Drivers を指定します。次へを押します。




- 4 次のようなメッセージが出る場合は、**続行**を押します。




- 5 以下のようにメッセージが表示されます。**完了**を押します。




- 6 しばらくすると以下のようにウィザード画面が表示されます。“いいえ、今回は接続しません”にチェックを入れ、**次へ**を押します。




- 7 以下のようにウィザード画面が表示されます。“一覧または特定の場所からインストールする”にチェックを入れ、**次へ**を押します。




8 「次へ」を押します。



9 次のようなメッセージが出る場合は、「続行」を押します。



10 以下のようにメッセージが表示されます。「完了」を押します。




7.2 Windows Vista の場合

1 パソコンのUSBポートに USB-RS232C 変換ボードを接続します。

注意 USB-RS232C 変換ボードを USB ハブに接続した場合、認識しない場合があります。また、USB ハブはセルフパワーで(USB ハブに AC アダプタを付けて)使用してください。

2 項のダイアログが出る前に、Windows Vista が自動でドライバをインストールする場合があります。その場合は、これで終了です。


2 “ドライバソフトウェアを検索してインストールします(推奨)”を選択します。




- 3 ポケットロジアナ CD-ROM を CD-ROM ドライブに入れます。次へを押します。



- 4 ”このドライバソフトウェアをインストールします”を選択します。




5 以下のようにメッセージが表示されます。**閉じる**を押します。




6 **次へ**を押します。



7 ”このドライバソフトウェアをインストールします”を選択します。



8 以下のようにメッセージが表示され、終了です。閉じるを押します。




導入編 8. Cyclone II FPGA 開発キットのコンフィギュレーション


PL-510AC2 の場合、コンフィギュレーションは不要です。次の「チュートリアル編」に進んでください。

8.1 Cyclone II FPGA 開発キット CD-ROM のインストール

1 Cyclone II FPGA スターター開発キット CD-ROM を CD-ROM ドライブに挿入します。自動インストール・プロセスが起動します。起動しない場合は、CD-ROM ドライブを参照して setup.exe ファイルをダブルクリックします。




2 画面の指示に従ってインストール・プロセスを実行します。ポケットロジアナでは、.NET Framework は使用しませんので、**いいえ**を押します。




Next を押します。




I accept ... にチェックをして、Next を押します。




Next を押します。



Install を押します。



Finish を押します。



3 Cyclone II FPGA スターター開発キットのファイルがハードディスクにコピーされ、以下のフォルダが作成されます。

C:\¥ altera¥ Kits¥ CycloneII_Starter_Kit-v1.0.0

8.2 ポケットロジアナ回路のコンパイル


1 C:\altera\Kits\CycloneII_Starter_Kit-v1.0.0\Examples\CII_Starter_TOP フォルダを適当なフォルダ、ここでは C:\plogi_work ¥PL-510 にコピーします。

2 C:\ProgramFiles\PocketLogiana¥導入編¥PL-510¥ CII_Starter_TOP ¥ana32x4k gen32x256 100M フォルダの中のファイル全てを C:\plogi_work ¥PL-510 ¥CII_Starter_TOP フォルダにコピーします。CII_Starter_TOP.v CII_Starter_TOP.sof CII_Starter_TOP.pof は上書きになります。

ana32x4k gen32x256 100Mは、100MHz サンプリング(周期 10nS)のロジックアナライザです。C:\ProgramFiles\PocketLogiana¥導入編¥PL-510¥ CII_Starter_TOP ¥ana32x4k gen32x256 166Mは、166.66MHz サンプリング(周期 6nS)のロジックアナライザですが、こちらには動作保証はありません(弊社にあるCyclone II FPGA スタータ開発キットでの動作は確認しています)。

3 Quartus II を起動します。このマニュアルでは、Quartus II Ver6.0 を使用しています。

4 メニューの [File | Open Project] を選択し、プロジェクトファイル C:\plogi_work¥PL-510¥ CII_Starter_TOP¥ CII_Starter_TOP.qpfを開きます。




5 C:\¥plogi_work¥PL-510¥ CII_Starter_TOP¥ CII_Starter_TOP.pin の日付が 2006/10/11 12:26 であれば、次の 6 項以降を省略し、「8.3 ポケットロジアナ回路のコンフィギュレーション」に進むことができます。

 CII_Starter_TOP.pin


2006/10/11 12:26

6 メニューの [Project | Add/Remove Files in Project] を選びます。Add All ボタンを押して、ファイルをプロジェクトに加えます。




7 メニューの [Assignment | Device] で下記ダイアログが開きます。

Cyclone II FPGA スターター開発キット搭載デバイスである EP2C20F484C7 が反転表示されています。




8 メニューの[Assignments | Device]で開いたダイアログの中の
 Device & Pin Options ボタンを押します。Unused Pins タブで、As input try-stated
 with weak pull-up を選びます。コンパイル前に、この設定を必ず行ってください。この
 設定でない場合、CycloneII FPGA スターター開発キットが壊れます。




9 メニューの[Processing | Start Compilation]でコンパイルを行います。

下記のダイアログが出ます。




10 Compilation Report タブの Fitter > Resource Section > All Package Pins をクリックして、使用しないピンが下記のように RESERVED_INPUT_WITH_WEAK_PULLUP になっていることを確認します。




8.3 ポケットロジアナ回路のコンフィギュレーション

回路データを基板のフラッシュ ROM に格納します。回路データ格納後は、基板の電源を入れると、自動的に回路データをFPGAに転送して、ロジックアナライザおよびパターンジェネレータが使える状態になります。


- 1 Cyclone II FPGA スタータ開発キット付属の AC アダプタを基板に接続し、電源を入れます。基板の青い LED ランプが点灯していないときは、基板の SW1(赤いスイッチ)を押して基板の電源を入れます。
- 2 USB ケーブルをパソコンと Cyclone II FPGA スタータ基板に接続します。
- 3 USBドライバのインストールでは、C:\altera\quartus6\drivers\usb-blaster を指定します。
- 4 Quartus II のメニュー [Tools | Programmer]を選びます。




No Hardware と表示されている場合、**Hardware Setup** ボタンを押して、認識させます。




5 基板の SW2 を RUN から PROG にします。




6 Mode を Active Serial Programming に変更します。




下記のメッセージがでるので **はい** を押します。




7 Add File ボタンを押して、CII_Starter_TOP.pof を開きます。




8 Program/Configure にチェックします。



9 Start ボタンを押します。しばらく待つと書き込みが終了します。



10 SW1をRUN側に戻します。ボードのSW1(赤いスイッチ)を押してボードの電源を落とします。SW1を押してボードの電源を入れます。赤と緑のLEDそれぞれ1個が点灯します。




赤

緑

11 メニュー [File | Exit] で Quartus II を終了します。

下記のダイアログが出るので、**いいえ**を選択します。次回の Tools > Programmer では、4項と同じ画面が出ます。




－ 第 2 章 －

チュートリアル編

チュートリアル編 1. USB-RS232C 変換ボードと Cyclone II FPGA 開発キットの接続.....	31
チュートリアル編 2. テストクリップケーブルを接続する.....	32
チュートリアル編 3. 信号の作成と測定	33



チュートリアル編 1. USB-RS232C 変換ボードと Cyclone II FPGA 開発キットの接続

下記のようにジェンダーチェンジャーを介して、USB-RS232C 変換ボードとUSBケーブル(TypeA-MiniB)を Cyclone II FPGA スタータ開発キットに接続します。



チュートリアル編 2. テストクリップケーブルを接続する

1 Cyclone II FPGA スタータ開発キットの 40pin コネクタ GPIO 1 にテストクリップケーブルを挿します。テストクリップケーブルのワイヤーch0、ch1 を隣の 40pin コネクタ GPIO 0 の同じ位置のピンに挿します。




テストクリップケーブルを挿しているコネクタ (GPIO 1) がロジックアナライザ入力です。

チュートリアル編 3. 信号の作成と測定


信号を作成し、作成した信号を発生させロジックアナライザで測定してみましょう。

- 1 スタートメニューからポケットロジアナを選び、ソフトを立ち上げます。
“ハードウェアは正常です”とメッセージボックスに表示されます。




- 2 信号発生1に切り換えます。


初期設定で全て0の線が引いてあります。1の線にしたいところをマウスでクリックまたはドラッグして選択すると、選択部分が反転します。



3 1 を押すと選択部分が 1 の線に変わり波形が表示されます。
(選択後、0 を押すと、0 の線に変わります)




4 ロジアナ 1 に切り換え、RUN を押します。測定が開始され、メッセージボックスに“ロジアナ 1 測定中です。”と表示されます。




5 信号発生 1 に切り換え、RUN を押します。信号発生が開始され、測定が終了すると、“ロジアナ 1 測定が終わりました。”と表示されます。

6 ロジアナ 1 に切り換えます。測定された信号が波形で表示されています。



7 「8.2 ポケットロジアナ回路のコンパイル」の 2 項で ana32x4k gen32x256 166M を選択した場合は、メニュー [設定 | ハードウェア] で開く下記のダイアログで、クロックタブをクリックし、IP クロック周期を 6nS にしてください。



— 第 3 章 —

応用編

応用編 1. Cyclone II FPGA 開発キットの内部信号を見る	37
1.1 Altera 社の開発ソフト Quartus II の操作	37
応用編 2. Altera 社の FPGA の場合	40
2.1 FPGA 基板に接続する	40
2.2 Altera 社の開発ソフト Quartus II の操作	43

応用編 1. Cyclone II FPGA 開発キットの内部信号を見る

FPGA 内部の信号を見る方法を解説します。「導入編 8. Cyclone II FPGA 開発キットのコンフィギュレーション」が済んでいるものとします。

1.1 Altera 社の開発ソフト Quartus II の操作

1 C:\altera\Kits\CycloneII_Starter_Kit-v1.0.0\Examples\CII_Starter_TOP フォルダを適当なフォルダ、ここでは C:\plogi_work\altera\C2_Kit フォルダにコピーします。

2 C:\ProgramFiles\PocketLogiana\応用編\altera\C2_Kit\CII_Starter_TOP\ana32x1k_gen32x256 フォルダの中のファイル全てを C:\plogi_work\altera\C2_Kit\CII_Starter_TOP フォルダにコピーします。CII_Starter_TOP.v は上書きになります。

3 Quartus II を起動します。このマニュアルでは、Quartus II Ver6.0 を使用しています。


4 メニューの [File | Open Project] を選択し、プロジェクトファイル C:\plogi_work\altera\C2_Kit\CII_Starter_TOP\CII_Starter_TOP.qpf を開きます。

5 メニューの [File | Open] を選択し、CII_Starter_TOP.v を開きます。この Verilog ソースコードは、パターンジェネレータ IP の出力をロジックアナライザ IP で測定するように定義しています。導入編で利用した CII_Starter_TOP.v と違って、パターンジェネレータの出力は、40pin コネクタ GPIO 0 に出力されません。ロジックアナライザの入力は、40pin コネクタ GPIO 1 には接続しません。また、ロジックアナライザのワード長は 1024bit/ch と少なくなっています。そのため、FPGA 内のブロック RAM の消費が少なくなっています。


お客様の回路モジュールを CII_Starter_TOP.v に入れて、その入力をパターンジェネレータ IP の出力信号 OUTA[31..0] で制御できます。お客様の回路モジュールの出力をロジックアナライザ IP の入力信号 INA[31..0] に接続すれば、波形を観測できます。

6 「導入編 8.2 ポケットロジアナ回路のコンパイル」 **6**～**9** と同じように設定とコンパイルを行います。特に **8** は重要ですので、必ずこの設定を行ってください。

- 7 Quartus II のメニュー [Tools | Programmer] を選びます。CII_Starter_TOP.sof の Program/Configure にチェックします。



- 8 Start ボタンを押します。しばらく待つとダウンロードが終了し、回路の動作が始まります。導入編と違ってフラッシュ ROM に回路データを書き込んだわけではないので、ボードの電源を落とすと、回路データは消えます。



9 「チュートリアル編 1. USB-RS232C 変換ボードと Cyclone II FPGA 開発キットの接続」、「チュートリアル編 3. 信号の作成と測定」を参考に動作を確認します。

応用編 2. Altera 社の FPGA の場合

FPGA は、Cyclone が使用できます。FLEX10K、ACEX、APEX、Stratix でも動作すると思われていますが、弊社では確認しておりません。ブロック RAM を内蔵していない MAX II などの CPLD は使用できません。


2.1 FPGA 基板に接続する

Cyclone II FPGA スタータ開発キット以外の FPGA 基板との接続には下記のオプションを使います。USB-RS232C 変換ボードの Dsub コネクタの出力電圧は約±9V あります。これをロジックレベル(3.3V)に変換するために RS232C-TTL 変換ボードを使います。

IP アダプタ 型番:OP-510RS

内容: RS232C-TTL 変換ボード、IP ケーブル

USB-RS232C 変換ボード RS232C-TTL 変換ボード IP ケーブル FPGA 基板



FPGA 基板上にピンヘッダ(4pin、または 3pin と 1pin)を立てます。

ポケットロジアナとお客様開発の基板上の FPGA との接続は、次ページの「接続イメージ」ように信号 2 本と GND 1 本、VCCIO 1 本を接続します。FPGA 側は、任意のユーザー I/O ピンを使えます。使用する FPGA の I/O ピンの電圧レベルは、3.3V にしてください。FPGA の入力信号 UART_RXD は、FPGA 内蔵の Weak Pull-Up 抵抗で Pull-Up します。IP ケーブルを接続していないときの電圧レベルを H にするためです。

電源の投入順は PC 側からでも、FPGA 側からでも問題ありません。FPGA 基板側から供給する VCCIO=3.3V がゼロなら、RS232C-TTL 変換ボードは、出力 RXD をドライブしません。

下記に RS232C-TTL 変換ボードと FPGA 基板側の信号配置を示します。TXD, RXD は FPGA 側から見た信号名の付け方です。


● RS232C-TTL 変換ボード 6pin ヘッダ

ピン番号	信号名	変換ボードから見た入出力	ワイヤーの色
1		No Connect	
2		No Connect	
3	TXD	Input	黄
4	RXD	Output	青
5	GND		黒
6	VCCIO	3.3V入力	赤

● FPGA 基板側

ピン番号	信号名	FPGA基板から見た入出力	ワイヤーの色
1	UART_TXD	Output	黄
2	UART_RXD	Input	青
3	GND		黒
4	VCCIO	3.3V出力	赤

接続イメージ



基板にピン番号を
シルク印刷しています。

2.2 Altera 社の開発ソフト Quartus II の操作


このマニュアルでは、Quartus II Ver6.0 を使用しています。

- 1 C:\ProgramFiles\PocketLogiana\応用編\altera\FPGA_Board\Yana32x1k gen32x256 フォルダを適当な場所、ここでは C:\plogi_work\altera\FPGA_Board にコピーします。
- 2 Quartus II を起動します。
- 3 メニューの [File | Open Project] を選択し、プロジェクトファイル C:\plogi_work\altera\FPGA_Board\Yana32x1k gen32x256\plogi.qpf を開きます。
- 4 メニューの [File | Open] を選択し、plogi.v を開きます。

このサンプルのクロックは 40MHz ですので、pll_40to100.v でロジックアナライザ用の 100MHz と UART_IP 用の 29.5MHz を作っています。UART_IP は 232C で通信しますので、 $115.2\text{Kbps} \times 256 = 29.491\text{MHz}$ のクロックが必要です。


クロックが 40MHz 以外の場合は、メニュー [Tools | MeagWizard Plug-In Maneger] で 100MHz と 29.5MHz を出力する PLL を新たに作成してください。

C:\ProgramFiles\PocketLogiana\Manual フォルダにある Quartus II での PLL モジュールの作り方.ppf が参考になります。




```
1 // Logic Analyzer IP for Altera FPGA
2 // MBEWARE Inc.
3 // Logic Analyzer 32ch 1024bit/ch
4 // Pattern Generator 32ch 258bit/ch
5
6 module plogi
7 (
8     /////////////////////////////////////////////////// Clock Input ///////////////////////////////////////////////////
9     CLOCK_40, // 40 MHz
10    /////////////////////////////////////////////////// UART ///////////////////////////////////////////////////
11    UART_TXD, // UART Transmitter
12    UART_RXD, // UART Receiver
13 );
14
15 /////////////////////////////////////////////////// Clock Input ///////////////////////////////////////////////////
16 input  CLOCK_40; // 40 MHz
17 /////////////////////////////////////////////////// UART ///////////////////////////////////////////////////
18 output UART_TXD; // UART Transmitter
19 input  UART_RXD; // UART Receiver
20
21 // clock
```

5 メニューの[Project | Add/Remove Files in Project]を選びます。Add All ボタンを押して、ファイルをプロジェクトに加えます。




6 メニューの[Assignment | Device]でお客様の基板上のデバイスを選択します。




7 メニューの[Assignments | Device]で開いたダイアログの中の

Device & Pin Options ボタンを押します。


(1) Unused Pins タブで、As input tri-stated with weak pull-up を選びます。




(2) Configuration タブで、Passive Serial を選びます。




8 メニューの[Processing | Start Compilation]でコンパイルを行います。




9 メニューの[Assignments | Pins]で、入力ピン・出力ピンの割当を行います。お客様の回路に合わせて設定してください。Locationのセルをダブルクリックして、ピン番号を選択します。



10 入力ピンを Weak Pull-up します。ポケットロジアナの IP ケーブルを FPGA 基板に接続していないとき、入力にノイズが乗るのを防ぎます。UART_RXD の上で右クリックして、Locate in Assignment Editor を選びます。




Assignment Name のセルをダブルクリックして、Weak Pull-Up Resistor を選びます。




Value のセルをダブルクリックして、On を選びます。

	From	To	Assignment Name	Value	Enabled
1		CLOCK_40	Location	PIN_28	Yes
2		UART_RXD	Location	PIN_194	Yes
3		UART_RXD	Weak Pull-Up Resistor		Yes
4		CLOCK_40			Yes
5		UART_RXD			Yes

- 11 メニューの[Processing | Start Compilation]で、再度コンパイルを行います。
 ピンの設定状態は、Compilation Report の All Package Pins で分かります。



- 12 メニューの[Tools | Programmer]を選び、回路をダウンロードします。
 ダウンロードケーブルを認識していない場合、Hardware Setup ボタンを押して、認識させます。Program/Configure にチェックをして、Start ボタンを押します。



メニューの[File | Save]で、Programmer の設定を保存します。

13 「チュートリアル編 3. 信号の作成と測定」を参考に動作を確認します。

14 お客様の回路モジュールを plogi.v に入れて、その入力をパターンジェネレータ IP の出力信号 OUTA[31..0]で制御できます。お客様の回路モジュールの出力をロジックアナライザ IP の入力信号 INA[31..0]に接続すれば、波形を観測できます。

Pocket Logiana

有限会社 エムビーウェア

〒862-0954 熊本市神水 1-21-8-409

TEL/FAX:096-385-6312

(お掛けになる場合、発信者番号通知が必要です)

E-mail: support@mbeware.com

<http://www.mbeware.com>