Pocket Logiana

ポケットロジアナ

マニュアル



PL-300 シリーズ対応 Ver.5.40 対応 2008/3/7 版

有限会社 エムビーウェア

第1章 導入編	
導入編1. 梱包内容をお確かめください	1
導入編2. お客様に用意していただくもの	1
導入編3. ユーザー登録	2
導入編4. 注意事項	2
導入編5. 各部の名称	3
導入編6. ソフトウェアのインストール	4
導入編7. USBドライバのインストール	6
7.1 Windows XP の場合	6
7.2 Windows 2000 の場合	9
7.3 Windows Vista の場合	13
導入編8. 動作確認	16

第2章 チュートリアル編	
チュートリアル編 1. テストクリップを接続する	21
チュートリアル編 2. 信号の作成と測定	22

第3章 応用編	
応用編 1. ロジアナ IP (ユーザーロジアナ)の動作確認	25
1.1 ポケットロジアナとお客様開発の基板との接続	25
1.2 回路図の作成、ピン割当、コンパイル、ダウンロード	28
1.3 動作確認	31
応用編 2. ロジアナ IP (ユーザーロジアナ)で FPGA の内部信号を測定する	33
応用編 3. 各種 IP モジュールを組み合わせる	37
応用編 4. 外部からクロックを供給する	44
応用編 5. VHDL/VerilogHDL からロジアナ IP (ユーザーロジアナ)を使う	47
応用編 6. Edge Sampling のロジアナ IP(ユーザーロジアナ)を使う	52

リモートロジアナマニュアル.pdf は、ポケットロジアナソフトをインストールしたパソコンの

C:¥Program Files¥PocketLogiana¥Manual フォルダに入っています。

Xilinx 社の Spartan-3 でロジアナ IP を使う方法は、同じフォルダの Spartan-3 対応ロジア

ナ IP の動作確認.pdf を参照してください。

- 第1章 -

導入編

導入編 1.	梱包内容をお確かめください	1
導入編 2.	お客様に用意していただくもの	1
導入編 3.	ユーザー登録	2
導入編 4.	注意事項	2
導入編 5.	各部の名称	3
導入編 6.	ソフトウェアのインストール	4
導入編 7.	USBドライバのインストール	6
$7.1~\mathrm{V}$	Windows XP の場合	6
$7.2~\mathrm{V}$	Windows 2000 の場合	9
7.3 V	Windows Vista の場合	13
導入編 8.	動作確認	16



導入編1. 梱包内容をお確かめください

梱包を開けたら、購入品が揃っているかご確認ください。万一、品が足りない場合、破 損していた場合は、お手数ですが弊社(有)エムビーウェアまでご一報をお願い致しま す。

■ ポケットロジアナ本体

■ ゴム足(本体と同じ袋に入っています)

■ テストクリップケーブル

(PL-350E2 では 2 セット、PL-350E1 では 1 セット、PL-350N では無し)

■ USBケーブル

■ フラットケーブル ※ロジアナ IP(ユーザーロジアナ)用

■ 同軸ケーブル(50Ω)、同軸コネクタ(MCX タイプ)

■ マニュアル ※ただいまご覧になっているこの冊子です。

CD-ROM

■ 保証書

導入編 2. お客様に用意していただくもの

(1) PC/AT 互換機(DOS/V パソコン)

USB2.0 でのご利用をお薦めします。

(2) Windows 2000, XP, Vista

Windows 98, 98SE, Me はサポートしていません。

(3) ロジアナ IP(ユーザーロジアナ)を使用する場合、下記の FPGA 開発ソフトおよびダウ ンロードケーブル (ByteBlasterMV など)が必要です。

MAX+PLUS II BASELINE または Quartus II Web Edition(無料) MAX+PLUS II または Quartus II(有料)

無料ソフトは、下記の日本アルテラ社のホームページよりダウンロードできます。 http://www.altera.co.jp/support/software/download/sof-download_center.html

有料ソフトは下記のアルテラ社の代理店で扱っています。(株)アルティマ http://altimanet.com/

導入編 3. ユーザー登録

お客様のサポートを円滑に行うため、当社ではユーザー登録をオンラインで行っており ます。当社のホームページの「ユーザー登録」の文字リンクから、ユーザー登録画面にお 入りください。

ユーザー登録された方には、ホームページの「ソフトウェアアップグレード」のページに 入るためのパスワードを送付いたします。

http://www.mbeware.com

導入編 4. 注意事項

 ロジックアナライザの入力電圧範囲は-0.5V~5.5V です。5nS 以下のパルス幅では -1.0V~6.0V まで許容できます。入力電圧範囲を超える電圧をロジックアナライザのテス トクリップに加えないでください。

2. 信号発生器(CN3)のテストクリップ同士を接続しないでください。信号発生器のテストクリップをICの出力端子や電源に接続しないでください。

3. ポケットロジアナの基板には BGA(Ball Grid Array)の IC を使用しています。CN1, CN2, CN4(20ピンヘッダ)、CN5(10ピンヘッダ)、CN6, CN7(同軸コネクタ)へのケーブル の抜き差しのとき、必要以上の力を加えないでください。

4. AC アダプタは不要です。接続しないでください。



導入編 6. ソフトウェアのインストール

1 ポケットロジアナ CD-ROM を、CD-ROM ドライブに入れます。この時点では、ポケットロジアナは、接続していません。

CD-ROM 内のフォルダ¥Windows_2000_XP_Vista ¥Setup の中の PocketLogiana_2000 _XP_Vista.msi をダブルクリックします。

2	次へを押します。	
	😼 สำรางกันวัตวาร 🗐 🖸 🛛	
	ボケットロジアナ セットアッブ ウィザードへよう こそ	
	インストーラは ポケットロジアナ をコンピュータ上にインストール するために必要な手順を 示します。	
	維続するためには「次へ」をクリックしてください。	
	警告: このコンピュータ ブログラムは、日本国著作権法および国際条約により保護されてい ます。このブログラムの全部または一部を無断で複製したり、無断で複製物を頒布すると著 作権の侵害となりますのでご注意ください。	
	キャンセル(2) 戻る(P) 法へ(N)	【1-5-2】

3 次へ

欠へ	を押します。

ボケットロジアナ インストール フォルダの選打	R State
インストーラは以下のフォルダへ ポケ	ケットロジアナ をインストールします。 + ドキット キタリングトールします。
ールするためには、以下に入力する	「「次へ」をシリックしてください。他のフォルタイインスト かまたは「参照」をクリックしてください。
フォルダ(F): C:¥Program Files¥Poc	ketLogiana¥ 参照(B)
	5-AR (D/
ソフトウェアを以下のドライブにインス	レールできます(公):
ソフトウェアを以下のドライブにインス ボリューム	ストールできます ☆!
ソフトウェアを以下のドライブにインス ボリューム ■C:	ペトールできます ☆? ディスク容量 37GE
ソフトウェアを以下のドライブにインス ボリューム ■C: ■F:	ペトールできます ☆ ディスク容量 37GE 38GE
ソフトウェアを以下のドライブにインス ボリューム ■C: ■F:	ペトールできます (⊻): ディスク容量 37GE 38GE
 ソフトウェアを以下のドライブにインス ボリューム ■ F: 	ストールできます (⊻): ディスク容量 37GE 38GE ディスク所要量(<u>0</u>)
 ソフトウェアを以下のドライブにインス ボリューム ○: ■ F: 	

4 導入編



5 閉じるを押します。

🖥 ポケットロジアナ 🛛 🗖 🖸	3
インストールが完了しました。	
ポケットロジアナ は正しくインストールされました。	
終了するためには「閉じる」 をクリックしてください。	
キャンセル(Q) 戻る(P) 閉じる(C)	[1-5-5]

導入編 7. USBドライバのインストール

7.1 Windows XP の場合

1 パソコンのUSBポートにポケットロジアナを接続します。

注意 ポケットロジアナを USB ハブに接続した場合、認識しない場合があります。 また、USB ハブはセルフパワーで(USB ハブに AC アダプタを付けて)使用してください。

2 以下のようにウィザード画面が表示されます。"いいえ、今回は接続しません"にチェ ックを入れ、次へを押します。

新しいハードウェアの検出ウィ	ザード
	新しいハードウェアの検索ウィザードの開始
	お使いのコンピュータ、ハードウェアのインストール CD または Windows Update の Web サイトを検索して (ユーザーの了解のもとに) 現在のソフトウ ェアおよび更新されたソフトウェアを検索します。 プライバシー ポリシーを表示します。
- And	ソフトウェア検索のため、Windows Update に接続しますか?
	 ○はい、今回のみ接続します(Y) ○はい、今すぐおよびデバイスの接続時には毎回接続します(E) ● いた、今回は接続しません(T)
	続行するには、D欠へ] をクリックしてください。
	〈 戻る(8) 次へ(N) > キャンセル

[1.6.1.1]

3 以下のようにウィザード画面が表示されます。"一覧または特定の場所からインスト ールする"にチェックを入れ、次へを押します。

新しいハードウェアの検出ウィ	(ቻ-ド
	新しいハードウェアの検索ウィザードの開始
	このウィザードでは、次のハードウェアに必要なソフトウェアをインストールします: USB Device
	ハードウェアに付属のインストール CD またはフロッピー ディ スクがある場合は、挿入してください。
	インストール方法を選んでください。
	 ○ ソフトウェアを自動的にインストールする(推奨)④ ○ 一覧または特定の場所からインストールする(詳細)ら)
	続行するには、D欠へ] をクリックしてください。
	< 戻る(B) 次へ(W)> キャンセル

[1.6.1.2]

3 CD-ROM ドライブにポケットロジアナの CD-ROM を入れます。"次の場所で最適な ドライバを検索する"、および"次の場所を含める"にチェックを入れ、CD-ROM 内のフォ ルダ¥INF**¥Windows_XP_Vista**を指定します。 次へを押します。

● 次の場所で最適のドライバを検索する(S) 下のチェック ボックスを使って、リムーバブル メディアやローカル パスから検索できます。検索された最適のドラ イバがインストールされます。 □ リムーバブル メディア (フロッピー、CD-ROM など) を検索(M)
 ◇次の場所を含める(Q): E¥INF¥Windows_XP ●検索しないで、インストールするドライバを選択する(Q) →暫からドライバを選択するには、このオプションを選びます。選択されたドライバは、ハードウェアに最適のものとは限りません。
< 戻る(B) 次へ(M) > キャンセル
[1.6.1.3]



7.2 Windows 2000 の場合

1 パソコンのUSBポートにポケットロジアナを接続します。

注意 ポケットロジアナを USB ハブに接続した場合、認識しない場合があります。 また、USB ハブはセルフパワーで(USB ハブに AC アダプタを付けて)使用してください。

2 次へ を押します。



[1.6.2.1]

3 "デバイスに最適なドライバを検索する"にチェックを入れ、次へを押します。

しいハードウェ	「アの検出ウィザード
א-דייד אין א דארע ד ארטידע	デバイス ドライバのインストール ドライバは、ハードウェア デバイスがオペレーティング システムで正しく動作するように設定する ? プログラムです。
次のデバ	イスをインストールします:
- <mark></mark>	USB Device
デバイス(イバが必 さい。	Dドライバはハードウェア デバイスを実行するソフトウェア プログラムです。新しいデバイスにはドラ 要です。 ドライバ ファイルの場所を指定してインストールを完了するには D次へJ をクリックしてくだ
検索方法	まを選択してください。
• T	バイスに最適なドライバを検索する (推奨)(S)
00	のデバイスの既知のドライバを表示して、その一覧から選択する(型)
	< 戻る(B) 次へ(N) > キャンセル
	[1.6.2.2]
CD_ROM	ドライブにポケットロジアナの CD_DOM なりわます "担正な化字"
CD-ROM たたた	$\frac{1}{2}$
	次へを押します。
しいハードウェ	アの検出ウィザード
ドライバ ファイ ドライバ フ	・ルの特定 マイルをどこで検索しますか?
次のハー	ドウェア デバイスのドライバ ファイルの検索:
2	USB Device
このコンピ	ュータ上のドライバ データベースおよび指定の検索場所から適切なドライバを検索します。
検索を購	
いる場合	独するには、D次へ]をクリックしてください。フロッピー ディスクまたは CD-ROM ドライブで検索して は、フロッピー ディスクまたは CD を挿入してから D次へ]をクリックしてください。
いる場合 検索場所	始するには、 D太へ] をクリックしてください。 フロッピー ディスクまたは CD-ROM ドライブで検索して は、 フロッピー ディスクまたは CD を挿入してから D太へ] をクリックしてください。 所のオブション:

CD-ROM ドライブ(C)

✓ 場所を指定(S)

☐ Microsoft Windows Update(M)

< 戻る(B)

次へ(N) >

キャンセル

[1.6.2.3]

5 CD-H 新しい	OM 内のフォルダ¥INF ¥Windows_2000 を指定します。OK を押します。
=	設置したり間中931リストールリイスクを指定したドライブに1977OK して、[OK]をクリックしてください。 キャンセル
	製造元のファイルのコピー元(C):
	E¥INF¥Windows_Me_2000
	_
6 次~ 新しいハ~	、を押します。 ドウェアの検出ウィザード
6 次~ 新しい/、 ドライパ ハ・	、を押します。 ・ドウェアの検出ウィザード ファイルの検索 ドウェア デバイスのドライバ ファイル検索が終了しました。
6 次~ 新しいハ ドライバ ハ・	、を押します。 ドウェアの検出ウィザード ファイルの検索 ドウェア デバイスのドライバ ファイル検索が終了しました。 のデバイスのドライバが検索されました:
6 次~ 新しいハ ドライバ ハ・	 を押します。 ・ドウェアの検出ウィザード ファイルの検索 ドウェア デバイスのドライバ ファイル検索が終了しました。 のデバイスのドライバが検索されました: USB Device
6 次~ 新しいハ ドライア ハ・	、 を押します。 ドウェアの検出ウィザード ファイルの検索 ドウェア デバイスのドライバ ファイル検索が終了しました。 のデバイスのドライバが検索されました: USB Device DFバイスのドライバが見つかりました。このドライバをインストールするには、Dxへ] をクリックしてくださ
6 次~ 新しいハ ドライバ 小 、 次	 を押します。 たウェアの検出ウィザード アイルの検索 ドウェア デバイスのドライバ ファイル検索が終了しました。 のデバイスのドライバが検索されました: USB Device ロジアバイスのドライバが見つかりました。このドライバをインストールするには、D太へ]をクリックしてくださ e¥inf¥windows_me_2000¥pocketlogiana.inf

[1.6.2.5]

次のようなメッセージが出る場合は、はいを押します。

デジタル署名が見つかりませんでした Microsoft デジタル署名によって、ソフトウェアが Windows 上でラストされ、その後変更されていないことが保証されます。 ハンストールしようとしているソフトウェアが Windows で正しく動作することは保証されません。 PL-240 Microsoft デジタル署名されたソフトウェアを検索する場合は、Windows Update Web サイト Microsoft デジタル署名されたソフトウェアを検索する場合は、Undows Update Web サイト Microsoft デジタル署名されたソフトウェアを検索する場合は、Windows Update Web サイト Microsoft デジタル署名されたソフトウェアを検索する場合は、Undows Update Web サイト Microsoft デジタル署名されたソフトウェアを検索する場合は、Undows Update Web サイト Microsoft デジタル署名されたソフトウェアを検索する場合は、Undows Update Web サイト Microsoft デジタル 基本された ソフトウェアを検索する場合は、Undows Update Web サイト Microsoft デジタル 基本 ジーム Update Web サイト Microsoft デジタル 基本 Update Web サイト Microsoft デジタル 基本 Update Web サイト Microsoft ジーム Update Web サイト Microsoft グーム Update Web サイト Microsoft グーム Update

8 以下のようにメッセージが表示されます。 完了 を押します。

新しいハードウェアの検出ウィザー	-۴
	新しいハードウェアの検索ウィザードの完了
	Pocket Logiana PL-350
	このデバイスに対するソフトウェアのインストールが終了しました。
Jon State	ウィザードを閉じるには「完了」をクリックしてください。
	< 戻る(B) 元7 キャンセル

[1.6.2.7]

7.3 Windows Vista の場合

1 パソコンのUSBポートにポケットロジアナを接続します。

注意 ポケットロジアナを USB ハブに接続した場合、認識しない場合があります。 また、USB ハブはセルフパワーで(USB ハブに AC アダプタを付けて)使用してください。

2 "ドライバソフトウェアを検索してインストールします(推奨)"を選択します。

■ 新しいハードウェアが見つかりました	
不明なデバイス のドライバ ソフトウェアをインストールする必要があります	
ドライバ ソフトウェアを検索してインストールします (推奨)(L) このデバイスのドライバ ソフトウェアをインストールする手順をご案 内します。	
◆ 後で再確認します(A) 次回デバイスをブラグ インするときまたはデバイスにログオンすると きに、再度確認メッセージが表示されます。	
⑦ このデバイスについて再確認は不要です(<u>D</u>) このデバイスは、ドライバ ソフトウェアをインストールするまでは動 作しません。	
キャンセル	[1.6.3.



次へ(<u>N</u>)

キャンセル

14 導入編

5 "このドライバソフトウェアをインストールします"を選択します。



6 以下のようにメッセージが表示されますと、インストール完了です。

閉じるを押します。

∬ 新しいハードウェアの検出 - Pocket Logiana PL-350	×
このデバイス用のソフトウェアは正常にインストールされました。	
このデバイスのドライバ ソフトウェアのインストールを終了しました:	
Pocket Logiana PL-350	
)

導入編 8. 動作確認

1 スタートメニューからポケットロジアナを選び、ソフトを立ち上げます。ダウンロードが 始まり、3秒程で終了します。





2 ポケットロジアナの CN1 横の緑色 LED が点灯します。 メッセージ ボックスに"ハードウェアは正常です"と表示されます。

ロジアナ1 	信号発生1 プロトコ、 測定モード 「シングロー	レー 測定問稿 同	Atop	500-5		a lury	
STOP	ズーム ×1	 ■ 測定時間 	63.19 µS FI		A < <> > B < <> >	16-1	
信号名	CH FUJJ E E 1 Rise 2 - 3 - 4 - 5 - 6 - 7 - 8 - 9 - 10 - 11 - 12 - 13 - 14 - 15 - 16 -	A 0	B 500nS	1#S	С 15µS	D * 2µS	[1-7-2]
エラ	ーメッセーシ	ジが表示され	れた場合は	リファレン	ス編7トラン	ブルシューラ	ティングを参



ードウェア設定						×
モード クロック						
機種 PL-350	ハードウェア	モード 西島	5折返しテス	•	•	
, ハードウエア情報	ロジアナ CH数	ロジアナ データ数	信号発生 CH数	信号発生 データ数	クロック 倍率	
JUB020100 04020001	16	32K	16	1K	×4	
CN1, CN2入力レベル 5V、3.3V共用 -	検出したモジ	^v ュールの→!	覧			
см9Шф1	モジュール	ページ	CH数	データ数	パージョン	
	8	ロジアナ1	16	32638	5.0	
10.0 4	9	信号発生1	16	1024	5.0	
説明						
CN3出力を内部で折り返 します。 外部信号の測定はできま せん。						
	1					
	ОК	++	・ンセル			

4 RUN を押します。測定が開始され、メッセージボックスに"ロジアナ1 測定中 です。"と表示されます。

5 信号発生1 タブをクリックし、ページを切り換えます。

メニューの[ファイル | 開く]を選択し、C:¥ProgramFiles¥PocketLogiana¥Test¥Test.gen を 開くと、信号発生用の波形が表示されます。



7 RUN を押します。メッセージボックスに"ロジアナ1 トリガを検出しました。"

, "ロジアナ1 データ転送中です。"と表示されます。

信号発生,測定が終了すると、"ロジアナ 1 測定が終わりました。","信号発生 1 信号 発生が終わりました。"と表示されます。

8 ロジアナ1 タブをクリックし、ページを切り換えると、測定した波形が表示されています。

<mark> </mark>	im Files 晶集(F)	<mark>¥Pock</mark> 設定(S	<mark>etLog</mark>) 情绪	<mark>iana¥Test¥T</mark> 鍜⑴	est.ger				
ロジアナ1 測定 信号発生1 信		したした。 終わりまし	した。	in the second seco			*		
 「ロジアナ1」信	号発生1) プロトコ,	11						
RUN #	則定モード	シングル	•	測定間隔 5nS	•	AtoB 500nS	A []<	<>>1	A HEX
STOP	ズーム	×1	•	測定時間 163.7	19µS	FIND NE>	п в 🤇	<>>	16-1 0009
信号名	CH 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	<u>トリガ</u> 左 Rise - - - - - - - - - - - - - - - - - - -						5,µS	
1	1			1	,	i			

【1-7-5】

9 メニューの[設定 | ハードウェア]を選択し、モードを【内部折り返しテスト】<u>以外</u>に戻 します。OK を押します。ダウンロードが始まり、3 秒程で終了します。

種	ハードウェア	モード <mark>200</mark> 0	MHz 16ch 32	Kbit	•	1
レードウエア情報	ロジアナ CH数	ロジアナ データ数	信号発生 CH数	信号発生 データ数	クロック 倍率	
B020100 04010001	16	32K	16	1K	×4	
N1, CN2入力レベル IV、3.3V共用 -	検出したモジ	ュールのー				
	モジュール	ページ	CH数	データ数	パージョン	
	8	ロジアナ1	16	32638	5.0	
.3V 💌	9	信号発生1	16	1024	5.0	
18月 木部クロック周波数範囲: 5~50MHz						
	ОК	++	·>tzil			

これで動作確認は終了です。測定を行うには「チュートリアル編1 テストクリップを 接続する」を行ってください。

20 導入編

- 第 2 章 -

チュートリアル編

チュートリアル編 1.	テストクリップを接続する	21
チュートリアル編 2.	信号の作成と測定	22

2 チュートリアル編

チュートリアル編 1. テストクリップを接続する

PL-320E ではこのテストができません。適当な信号を測定してみてください。

テストクリップを接続します。テストクリップケーブルを、ポケットロジアナ本体のコネクタ<u>CN1</u>に挿します。もう1本のテストクリップケーブルを、ポケットロジアナ本体側面のコネクタ<u>CN3</u>に挿します。



<u>CN1</u>に挿したテストクリップと、<u>CN3</u>に挿したテストクリップの<u>同じ番号同士</u> を接続します。番号 0, 1, 2 の 3 本のみ接続すれば 0K です。



<u>注意</u> 本体のコネクタ<u>CN3</u>に挿したテストクリップ同士を接続しないでください。 故障の原因になります。

チュートリアル編 2. 信号の作成と測定

信号を作成し、作成した信号を発生させロジックアナライザで測定してみましょう。

スタートメニューからポケットロジアナを選び、ソフトを立ち上げます。
 "ハードウェアは正常です"とメッセージボックスに表示されます。

<mark> </mark>	<mark>]ジアナ</mark> 編集(<u>E</u>)	設定(<u>S</u>)	情報([)					-02
ハードウェア	は正常です	•				×		
ロジアナ1	信号発生1	プロトコル	1					
RUN	測定モード	シングル	• 測:	定間隔 5nS 🗨	AtoB 500nS	A (<<>	>> A HE	x
STOP	ズーム	×1	• 測:	定時間 163.19 µ S	FIND NEXT	в <<>	>> 15-0	
信号名	СН	トリガ 左	A 0	B 500nS	1µS	С 1.5µS	D 2 µ S	2
	0	Rise						
	2	-						
	3	-						
	4	-						
	6	-						
	7	-						
]	8	-						_
		•						

2 信号発生1 に切り換えます。

初期設定で全て0の線が引いてあります。1の線にしたいところをマウスでクリックまたはドラッグして選択すると、選択部分が反転します。



3 1 を押すと選択部分が1の線に変わり波形が表示されます。
 (選択後、0 を押すと、0の線に変わります)

🚳 ポケット	ロジアナ								2
ファイル(E)	編集(<u>E</u>)	設定(<u>S</u>)	情報(1)						
ハードウェフ	アlは正常です。	•				×			
ロジアナ1	信号発生1	วํロトコル	1						
RUN	発生回数	10 _	▼ 発生間隔 100m	S ▼ 最大時	寺間 102.4 µS	選択解除	[1]	CLOCK	
STOP	ズーム	×1 _	▼ 発生範囲 0	μS ~ 102.4	μS	OnS	0	ALL CLEAR	
信号名	CH 0 1 2 3 4 5 6 7	0	500nS	1µS	1.5µS	2µS		25µS	3,
	8 9								

4 **ロジアナ**1 に切り換え、**RUN**を押します。測定が開始され、メッセージボッ クスに "ロジアナ1 測定中です。"と表示されます。

<mark> </mark>	<mark>ロジアナ</mark> 編集(<u>E</u>)	設定(<u>S</u>) 情	ī報(∐)					
ハードウェフ ロジアナ1	戸は正常です。 測定中です。	>				*		
ロジアナ1	信号発生1	プロトコル						
RUN	測定モード	シングル 🚽] 測定間隔	5nS 💌	AtoB 500nS	A <<	>> A	HEX
STOP	ズーム	×1 _] 測定時間	¹ 163.19μS	FIND NEXT	в < <- -	>> 15-0	
信号名	СН	トリガ 左	A 0	B 500nS	1µS	С 1.5µS	D 2µS	2
	0	Rise						
	2	-						
	3	-						
	5	-						
	6 · · 7 ·	-						
	8	-						

5 信号発生 1 に切り換え、 RUN を押します。信号発生が開始され、測定が終 了すると、"ロジアナ1 測定が終わりました。"と表示されます。 **6 ロジアナ**1 に切り換えます。測定された信号が波形で表示されています。

	設定(S) 情報(I)			
ロジアナ1 測定が終わ 信号発生1 信号発生が	りました。 『終わりました。		 • 	
ロジアナ1 信号発生1) Juhan			
RUN 発生回数	1回 🗨 発生間隔 100n	S	選択解除 1	CLOCK
STOP X-4	×1 • 発生範囲 0	μ S \sim 102.4 μ S	OnS 0	ALL CLEAR
信号名 CH				
	0 500nS	1μS 1.5μS	2µS	25µS 34
1				
2				
3				
5	-			
6				
7				
8				

- 第 3 章 -

応用編

応用編 1. ロジアナ IP (ユーザーロジアナ)の動作確認	25
1.1 ポケットロジアナとお客様開発の基板との接続	25
1.2 回路図の作成、ピン割当、コンパイル、ダウンロード	28
1.3 動作確認	31
応用編 2. ロジアナ IP (ユーザーロジアナ)で FPGA の内部信号を測定する	33
応用編 3. 各種 IP モジュールを組み合わせる	37
応用編 4. 外部からクロックを供給する	44
応用編 5. VHDL/VerilogHDL からロジアナ IP(ユーザーロジアナ)を使う	47
応用編 6. Edge Sampling のロジアナ IP (ユーザーロジアナ)を使う	52

応用編 1. ロジアナ IP(ユーザーロジアナ)の動作確認

Xilinx 社の Spartan-3 でロジアナ IP を使う方法は、ポケットロジアナソフトをインスト ールしたパソコンの C:¥Program Files¥PocketLogiana¥Manual フォルダの「Spartan-3 対応ロジアナ IP の動作確認.pdf」をご覧ください。

1.1 ポケットロジアナとお客様開発の基板との接続

ポケットロジアナをお客様開発の基板上の FPGA と接続します。FPGA は、FLEX10K、 ACEX、APEX、Cyclone が使用できます。ポケットロジアナ上部の 10 ピンコネクタに 標準添付のフラットケーブルを接続し、もう一端は、お客様開発の基板上に設けた 10 ピンヘッダーに接続します。



ポケットロジアナとお客様開発の基板上の FPGA との接続は、下記のように信号 4本と GND2本を接続します。FPGA 側は、任意のユーザーI/0 ピンを使えます。信号 IP_WR, IP_RESET, IP_CMD のプルダウン抵抗 10K オームは、お客様開発の基板上に 取り付けてください。



[3-1-1-2]

下記にフラットケーブルの10ピンコネクタの信号配置および、お客様開発の基板 上に設ける10ピンヘッダーの信号配置を示します。10ピンコネクタ側のIP_STATUS 信号は使用しません。10ピンコネクタの信号入出力方向は、パッシブシリアルのコ ンフィギュレーションポートやJTAGポート(いずれも、ByteBlasterMVを使ってダ ウンロードを行うポート)と合わせてあります。

●10 ピンコネクタ

●10ピン	ノヘッダー
-------	-------

ピン		ポケットロジアナ
番号	信号名	から見た入出力
1	IP_WR	Output
2	GND	
3	IP_DATA	Input
4		No Connect
5	IP_RESET	Output
6		No Connect
7	IP_STATUS	Input
8		No Connect
9	IP_CMD	Output
10	GND	

ピン 番号	信号名	お客様開発の基板 から見た入出力
1	IP_WR	Input
2	GND	
3	IP_DATA	Output
4		No Connect
5	IP_RESET	Input
6		No Connect
7		No Connect
8		No Connect
9	IP_CMD	Input
10	GND	

ロジアナ IP(ユーザーロジアナ)を動作させるための最小限の接続を示します(回路図 と接続イメージ)。FPGA の使わないクロック入力ピンおよび入力専用ピンは GND に接続 します。LED は、コンフィギュレーションの確認用です。ダウンロード後、点灯しま す。JTAG ポートへのダウンロードは Byte BlasterMV で行います。

回路図



接続イメージ



1.2 回路図の作成、ピン割当、コンパイル、ダウンロード

この項は、デバイスが FLEX10K, ACEX, APEX の場合です。Cyclone の場合は、「応 用編 5. VHDL/VerilogHDL からロジアナ IP(ユーザーロジアナ)を使う」に進んでく ださい。

1 アルテラ社の FPGA 開発ソフト MAX+plus II を起動します。

2 メニューの [File | Open] を選択すると、[Open] ダイアログボックスが表示 されますので、"Show in Files List" — 《Graphic Editor files》をクリック後、 C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Manual Ouyouhen¥Test¥usrlogi.gdf を開きます。



CONFLED は、FPGA のコンフィグレーション終了時に LED を点灯するための出力ピンです。測定とは関係ありません。



3 メニューの[File | Project | Set Project to Current File]を行います。

4 メニューの [Assign | Device] を選択し、お客様開発の基板に塔載し てある FPGA を選びます。

Device	×	
Top of Hierarchy: c:\\sample\and.gdf	<u>0</u> K	
Device Eamily: FLEX10KE	<u>C</u> ancel	
De <u>v</u> ices: EPF10K30ETC144-3	A <u>u</u> to Device	
	Device Options	
EPF10K30ETC144-2 EPF10K30ETC144-1	Migration Device	
Show Only Eastest Speed Grades	<u>E</u> dit Chips >>	
Maintain Current Synthesis Regardless of Device or Spee	d <u>G</u> rade Changes	[3-1-2-2]

5 メニューの [MAX+plus II | compiler] を選択します。 [コンパイル]画面が表示されますので、Start を押します。コンパイルが始まり、

論理的なチェックが行われます。

🛲 Compiler 👘				
Compiler Netlist Extractor	Database Builder	Logic Synthesizer	Partitioner	Fitter
			X	
0			50	
		<u>S</u> tart		Stop

[3-1-2-3]

6 エラーがなければ [MAX+plus II- Compiler] ダイアログボックスが表示され ますので OK を押します。



[3-1-2-4]

7 メニューの[Window | 1 usrlogi.gdf-Graphic Editor]を選択し、usrlogi.gdf 画面に 戻ります。入力端子 50MCLK の上で右クリックし、[Assign | Pin/Location/Chip]を選 びます。クロックを入力するピン番号を Pin の欄に記入します。同様にして、IP_WR, IP_CMD, IP_RESET, IP_DATA, CONFLED について、ピン番号を入力します。

8 メニューの [MAX+plus Ⅱ | compiler] を選択し、再度コンパイルします。

9 お客様開発の基板に、ダウンロードケーブル Byte Blaster MV を接続し、コ ンパイルしてできたファイルを FPGA にダウンロードします。

ダウンロードの方法については、MAX+plus Ⅱおよび ByteBlasterMV のマニュアル を参照してください。

1.3 動作確認

1 ポケットロジアナを起動します。

ロジアナおよび信号発生がそれぞれ<u>2つ</u>あります。ロジアナ2および信号発生2 は、テストクリップを使って測定する本体ロジアナ・パターンジェネレータです。 ロジアナ1および信号発生1が、ロジアナ IP・パターンジェネレータ IP です。ロ ジアナ1のページの RUN を押します。

•ポケットロジアナ ファイJL/E) 編集(E) 設定(S) ↑]幸假(<u>[</u>)				<u>_ X</u>
ハードウェアは正常です。 コジアナ1 測定中です。			* *		
コジアナ1 ロジアナ2 信号発生1 イ	言号発生2│プロトコル	1			
RUN 測定間隔 20nS 🔽	測定回数 1 💷 💌	A to B 5 µ S	A (<	<>> A	HEX
STOP 測定時間 20.48 µ S	HDLトリガ 🖂	表示倍率 ×1	▼ в <	<>> 8-1	
 言号名 CH トリガ A		E	}		
左 0	2 µ S	4µS	6µS	8µS	10µS
1 Rise					
2 -					
3 -	1				
4 -	1				
5 -	1		1	1	
6 -					
/ -					
8 -			į.	i	i
▲					Þ

2 信号発生1を押します。メニュー[ファイル | 開く]を選択し、
 C:¥ProgramFiles¥PocketLogiana¥Test¥Test.genを開くと、信号発生用の波形が表示されます。RUN を押します。



ロジアナ1を押します。下図の波形が表示されます。

3



参考 動作確認がうまくいかない時は、メニューの [設定 | ハードウェア] で、ハード ウェア設定ダイアログを開き、表の中にモジュール=0のロジアナ IP があることを確認し てください。モジュール=0のロジアナ IP が無い時は、FPGA との通信ができていません。

ロジアナ IP に供給するクロックが 50MHz 以外の方は、ポケットロジアナのソフ トウェアの起動後、メニューの[設定 | ハードウェア]でハードウェアダイアログを 開き、「クロック」タブをクリックして、IP クロック周期を整数で記入してくださ い。

モードクロック			
クロック 内部クロック(50MHz) -			
PLLディレイ OnS ・			
外部クロック周期 20 20~40nS			
IPクロック周期 20 nS			
説明 外部クロック周波数範囲: 25~50MHz			
	ок	[キャンセル]	

32 応用編

応用編 2. ロジアナ IP (ユーザーロジアナ)で FPGA の内部信号を測定する

既存の回路図にロジアナ IP (ユーザーロジアナ)を追加して、動作を確認して見ま しょう。

I フォルダ C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥PartsBox¥maxplus2 quartus ¥flex10k acex apex にある全てのファイルを、フォルダ C:¥ProgramFiles ¥PocketLogiana¥Logiana IP¥Manual Ouyouhen¥And にコピーします。

2 アルテラ社の FPGA 開発ソフト MAX+plus Ⅱを起動します。

3 メニューの [File | Open] を選択すると、[Open] ダイアログボックスが表示 されますので、"Show in Files List" — 《Graphic Editor files》をクリックし た後、C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Manual Ouyouhen¥And¥and.gdf を開きます。



4 メニューの[File | Project | Set Project to Current File]を行います。

【図 3-2-1】

5 メニューの [Assign | Device] を選択し、お客様開発の基板に塔載してある FPGA を選びます。 6 回路図の空いたスペースでダブルクリックし、Enter Symbol ダイアログで、 logi88_1k を選択します。



参考 今回呼び出す logi88_1k は、ロジックアナライザ:8 チャンネル 1024 サンプル、 パターンジェネレータ:8 チャンネルのものです。この他に、16 チャンネルや 2048 サンプ ルのものがあります。詳しくは「リファレンス編6 各種 IP モジュールとそのファイル」を ご覧下さい。

7 logi88_1k のシンボルが回路図に現れます。入出力端子 50MCLK、IP_WR, IP_CMD, IP_RESET, IP_DATA を、応用編 1.2 で用いた回路図 usrlogi.gdf を参考にして接続 します。



8 パターンジェネレータの出力1と2を AND に入れ、AND の出力をロジアナのチャンネル3で観測するように回路図を修正します。パターンジェネレータの出力1
 34 応用編

と2を、ロジアナのチャンネル1と2で観測します。ロジアナの空きチャンネル4 から8にはパターンジェネレータの出力4から8を接続します。回路図の修正方法 については、MAX+plus Ⅱのマニュアルを参照してください。WIREは、異なる名前 の信号を接続するためのものです。

完成した回路が C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Manual Ouyouhen ¥And¥and_logi.gdfです。



- 10 応用編 1.2 の 5 ~ 9 を行ってください。
- 11 ポケットロジアナを起動します。ロジアナのページの RUN を押します。

12 信号発生1を押します。

メニュー[ファイル | 開く]を選択し、C:¥ProgramFiles¥PocketLogiana ¥Test¥Test.genを開くと、信号発生用の波形が表示されます。 RUN を押します。

ロジアナ1 ロジアナ2 信号発生1 信号発生2 ブロトコル RUN 1 CLOCK ALL CLEAR 発生間隔 200nS 文 発生回数 1回 文 表示倍率 STOP 0 0nS 選択解除 発生時間 6.4 μS データ数 32 文 ×1 文 信号名 CH 0 1 μS 2 μS 3 μS 4 μS 5 μS 1 2 4 5 5 μS 1 4 5 6 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	★PDATA¥PLOGI¥FPGA¥UsrLogi¥And_Logi¥test gen 「JKED 編集(E) 設定(S) 情報(D) ジアナ1 測定が終わりました。 号発生1 信号発生が終わりました。
Image: display black bla	1 CLOCK ALL CLEAR 発生間隔 200nS 第生回数 1回 ▼ 6TOP 0 0nS 選択解除 発生時間 6.4 µS データ数 32 × ×1
	$\begin{array}{c c c c c c c c c c c c c c c c c c c $

13 ロジアナ1を押します。下図の波形が表示されます。チャンネル3は、チャ ンネル1と2の AND になっています。

<mark>∲C:¥Program Files¥Pocketl</mark> ファイル(E) 編集(E) 設定(Logiana¥Test¥test.gen ⑤) 情報①			_ 🗆 🗙
ロジアナ1 測定が終わりました。 信号発生1 信号発生が終わりま	, ました。	• •		
[ロジアナ1] ロジアナ2 信号発	生1 信号発生2 プロトコル			
RUN 測定間隔 20nS	▼ 測定回数 1回 ▼	A to B 5 µS A	<>> A	HEX
STOP 測定時間 20.48 µ	ιS HDLトリガ Γ	表示倍率 ×1 💌 B 🔤	(<- -> > 8-1	09
信号名 1 Rise 2 3 4 5 6 7 8			8µS	10µS

【図 3-2-6】

36 応用編

応用編 3. 各種 IP モジュールを組み合わせる

フォルダ C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥PartsBox には、各種 IP モジュー ルが置いてあります。詳しくは、「リファレンス編6 各種 IP モジュールとそのファイル」をご 覧ください。

PartsBox にない組み合わせを作る方法を解説します。ロジアナ 8ch, 1kサンプル 1 個 と信号発生8ch 1個が入っているlogi88_1kを改造して、ロジアナ 8ch, 1kサンプル 2 個 の組み合わせを作ります。

注意! IP モジュールの最大個数は、ロジアナが3個まで、信号発生が3個までです。

1 アルテラ社の FPGA 開発ソフト MAX+plus II を起動します。

2 メニューの [File | Open] を選択すると、[Open] ダイアログボックスが表示 されますので、"Show in Files List" — 《Graphic Editor files》をクリックし た後、 C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Manual Ouyouhen¥MixMd ¥usrlogi.gdfを開きます。

3 メニューの[File | Project | Set Project to Current File]を行います。

4 メニューの [Assign | Device] を選択し、お客様開発の基板に塔載し てある FPGA を選びます。

5 表示されている回路図の中の logi88_1k をダブルクリックします。

6 シンボル ana8_1k の下の空いたスペースでダブルクリックして、シンボル ana8_1k を呼び出します。



【図 3-3-1】





8 下の ana8_1k の左の LPM_CONSTANT の上で右クリックし、Edit Ports/Parameters を選びます。LPM_CONSTANT の LPM_CVALUE は、上の ana8_1k が 0、右の gen8 が 1 ですから、空いている番号 2 にします。LPM_CVALUE は、IP モジュール番号で、0~7 の任意の値を付けることができます。

Edit Ports/Parameters		
Function Name: LPM_CONSTANT		Help on LPM_CONSTANT
Ports Port Name: result[LPM_WIDTH-10] Na <u>m</u> e: result[LPM_WIDTH-10]	Port Status © Used © Unused Status: Used	Inversion
Parameters Parameter Name: LPM_CVALUE Parameter Description: Unsigned value to v Parameter Value: 2	which outputs will	be set
Nam <u>e</u> :	Value:	
LPM_CVALUE LPM_WIDTH	0 4	
<u>0</u> K		<u>C</u> ancel

9 入力ポート INA[8..1]の上で右クリックし、Edit Pin Name を選びます。ピ ン名称を INB[8..1]に変更します。同じように、LDATAO を LDATA2 に変えます。 2は、LPM CVALUEの値(IP モジュール番号)です。



【図 3-3-4】

10 gen8 とその周囲を選択し、削除します。



11 右上の OR2 の入力の LDATAO を LDATA2 に変更します。完成したファイルが logi88_1kmix.gdf の名前で同じフォルダに入っています。



14 メニューの[Window | 1 usrlogi.gdf-Graphic Editor]を選択し、[usrlogi.gdf] 画面に戻ります。

logi88_1kをクリックして選択し、Deleteキーを押して削除します。 15



【図 3-3-8】

16 空いたスペースでダブルクリックし、logi88_1k を呼び出します。



17 logi88_1k の周囲の結線を下記のように行います。完成したファイルが usrlogimix.gdf の名前で同じフォルダに入っています。



【図 3-3-10】

18 メニューの[File | Save]を選択し、保存します。

19 応用編<1.2>の 5 ~ 9 を行ってください。

20 ポケットロジアナを起動します。メニュー[設定 | ハードウェア]を選択します。先ほど作成したロジアナモジュール2が表示されています。また、削除した信号発生モジュール1はなくなっています。

ードウェア設定	_				_
機種	モジュール	ページ	CH数	データ数	バージョン
PL-110	0	ロジアナ1	8	1024	3.0
	2	ロジアナ2	8	1024	3.0
ハードワエア 情報	8	ロジアナ3	8	2048	3.4
05020400 01030009	9	信号発生1	8	256	3.0
モード					
100MHz 8ch 2Kdata 🔍					
	1				
	OK		ren		

応用編 4. 外部からクロックを供給する

テストクリップを使って測定する本体ロジアナを外部クロックで動作させる方法を解説します。お客様開発の基板とポケットロジアナ本体を、標準添付の同軸ケーブルで接続します。

外部クロックは、5V TTL, CMOS および 3.3V LVCMOS を入力できます(電圧範囲 -0.5 ~5.5V)。

供給できるクロック周波数は、モードにより変わります。

ハードウェアモード	外部クロック範囲	最大サンプリング周波数
200MHz 16ch 32Kbit	25~50MHz	外部クロック×4
200MHz 16ch 256Kbit	25~50MHz	外部クロック×4
100MHz 32ch 32Kbit	25~50MHz	外部クロック×2
100MHz 32ch 256Kbit	25~50MHz	外部クロック×2
内部折返しテスト	25~50MHz	外部クロック×4
クロック倍率x2 16ch 32Kbit	50~100MHz	外部クロック×2
クロック倍率x2 16ch 256Kbit	50~100MHz	外部クロック×2

【図 3-4-1】

1 同軸ケーブルを CLK IN に接続します。



【図 3-4-2】

2 同軸ケーブルのもう一方の端を、お客様開発の基板上の同軸コネクタ(MCX タイ プを標準添付)に接続します。クロック分配器(お客様の方でご用意ください)を通してクロ ックを供給する方法を下記に示します。下記のクロック分配器はサイプレス社の CY2305 です。



【図 3-4-3】

3 メニューの[設定 | ハードウェア]を選択すると、[ハードウェア設定]ダイアログ ボックスが表示されます。「クロック」タブをクリックします。

ハードウェア設定		
モード クロック		
クロック 内部クロック(50MHz) 🔻		
PLLディレイ OnS		
外部クロック周期 20~40nS		
IPクロック周期 20 nS		
<u>説明</u> 外部クロック周波数範囲: 25~50MHz		
	[mmmm]	
	OKキャンセル	

応用編

45

クロックを「外部クロック」に変更します。外部クロックの周期を整数で記入しま す。OKを押します。

ハードウェア設定	×
モード クロック	
クロック	
PLLディレイ OnS	
外部クロック周期 20 20~40nS	
IPクロック周期 20 nS	
1歳8月 外部クロック周波数範囲: 25~50MHz	
OK キャンセル	

外部クロック設定にしているにもかかわらず、外部クロックを入れていないと、 正しく測定できません。またこのとき、設定を内部クロックに戻すためには、ポケ ットロジアナソフトの再起動が必要です。詳しくは「リファレンス編7.トラブル シューティング」をご覧ください。

応用編 5. VHDL/VerilogHDL からロジアナ IP(ユーザーロジアナ)を使う

VHDL または VerilogHDL からロジアナ IP(ユーザーロジアナ)を呼び出して使う 方法を解説します。

Xilinx 社の Spartan-3 でロジアナ IP を使う方法は、ポケットロジアナソフトをインスト ールしたパソコンの C:¥Program Files¥PocketLogiana¥Manual フォルダの「Spartan-3 対応ロジアナ IP の動作確認.pdf」をご覧ください。

デバイスが FLEX10K, ACEX, APEX の場合、C:¥ProgramFiles¥PocketLogiana ¥Logiana IP¥Sample¥quartus¥ flex10k acex apex¥ana8x2k gen8x1kフォルダを適当な場所 (ここではここでは C:¥plogi_work)にコピーします。

デバイスが Cyclone では、C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Sample¥quartus ¥cyclone¥ana8x2k gen8x1k フォルダを適当な場所(ここではここでは C:¥plogi_work)にコ ピーします。

2 Quartus II を起動します。

3 メニューの [File | Open Project] を選択し、プロジェクトファイル plogi.quartus または plogi.qpfを開きます。下記のダイアログが出る場合、OK を押します。

Quartu	s II Incompatible Project 🛛 🕄
	You are trying to open the C:/plogi_work/ana8x2k gen8x1k/plogiquartus project, created by a previous version of the Quartus II software.
	Your project will be converted to the new C:/plogi_work/ana8x2k gen8x1k/plogiqpf file format. The database and compilation results will be overwritten.
	The original project file will be deleted, and a copy of the original project file and settings files will be saved in a backup directory (bak).
	Delete the original settings files in the project directory
	OK Cancel



5 メニューの[File | Create / Update | Create HDL Design File for Current File]を選 びます。VHDL または VerilogHDL を選びます。

Create HDL Desig	n File for Current File		
	Add VHDL Statements		
<u>F</u> ile name: plogi.vhd	OK Cancel	_	
			[3.5.2]

ロジアナ IPを利用する VHDL または VerilogHDL ソースコード (plogi.vhd または plogi.v) が作成されます。





Settings - plogi		
Category:		
General	Files	
Files	Colored the desire (the end of the end of the second state	and to the environment offer and all the end off destand
User Libraries	files and software source files in the project directory t	o the project. Click Add All to add all design
Device	automatically detects relevant design files and software	e source files that already exist in the project
Timing Requirements & Uptions	directory and adds them to the project. You should add	any design files not stored in the project
EDA Tool Settings	or mes that do not have the same me hame as the enti-	ty name.
Lompilation Process		
Eitter Cettings	File name Type	<u>A</u> dd
Physical Synthesis Optimizations	plogicdf Chain E plogiedf Graphic	Descrip Desig
Timing Analyzer	progregation of optime	
- Design Assistant		Remove
- SignalTap II Logic Analyzer		Lin (
- SignalProbe Settings		
- Simulator		Down
Image: Software Build Settings		
 Stratix GX Registration 		Properties
HardCopy Settings		
		OK Cancel
,		

[3.5.4]



Settings - plogi	
Settings - plogi Category: General - Files - User Libraries - Device - Timing Requirements & Options B: EDA Tool Settings - Compilation Process B: Analysis & Synthesis Settings	Files Select the design files and software source files to include in the project. Click Add All to add all design files and software source files in the project directory to the project. The Quartus II software automatically detects relevant design files and software source files that already exist in the project directory and adds them to the project. You should add any design files not stored in the project or files that do not have the same file name as the entity name. File name Add
 Fitter Settings Physical Synthesis Optimizations Timing Analyzer Design Assistant SignalT ap II Logic Analyzer SignalProbe Settings Simulator Stotware Build Settings Stratix GX Registration HardCopy Settings 	plogichd VHDL File plogicdf Chain Descrip
	DK Cancel
	[2 5 5]



```
[3.5.6]
```

8 メニューの[Assignment | Assign Pins]で、入力ピン・出力ピンの割当を行います。 応用編1.1の回路図を参考に、お客様の回路に合わせて設定してください。

hange	es apply to	Compiler settings 'usrlogi	1				
vailab Nu	le <u>P</u> ins & E	xisting Assignments:	I/O Standard:	Type:	SignalProbe Source Name	Enabled Status	
2 3 4 5 6 7 9	LWR LDATA LRSTIF		LVTTL/LVCMOS LVTTL/LVCMOS LVTTL/LVCMOS LVTTL/LVCMOS LVTTL/LVCMOS LVTTL/LVCMOS LVTTL/LVCMOS	Row I/O Row I/O Row I/O Row I/O Row I/O Row I/O Row I/O Row I/O		0ff 0ff 0ff 0ff 0ff 0ff 0ff 0ff	
Sho Assie	w 'no conne ment	ect'pins		☐ Show curre	nt and potential SignalProbe pi	ns	
Pin <u>r</u>	name:	LWR		SignalProbe so	urce: only available for s	mart compile	
I⁄0 : □ E	standard: Beserve pin	LVTTL/LVCMOS	in the design file):	SignalProbe	enable SignalProbe Routing	Disa <u>b</u> le All SignalProbe	Routing
	As input tr	i-stated		▼ <u>Change</u>	Delete		

[3.5.7]

9 メニューの[Processing | Start Compilation]でコンパイルを行います。

10 メニューの[Tools | Programmer]を選び、回路をダウンロードします。

50 応用編

11 応用編 1.3 に従って動作確認を行います。

12 plogi.vhd または plogi.v から、お客様の回路(または VHDL/VerilogHDL ソースコード)を呼び出すように記述します。ロジアナ IP(logi8_8)の入力 LOGI_IN[7..0]には、お客様の回路の測定したい信号を入力します。

応用編 6. Edge Sampling のロジアナ IP(ユーザーロジアナ)を使う

CH0 の信号の立上りで、CH1~31 の値を記録するロジアナ IP(ユーザーロジアナ) を使う方法を解説します。

<u>以下は Cyclone の場合です</u>。Flex10k Acex Apex の場合、C:¥ProgramFiles ¥PocketLogiana¥Logiana IP¥ PartsBox¥ maxplus2 quartus¥ flex10k acex apex¥ ana32x1k edgesmp フォルダにある部品を使って、「応用編 3. 各種 IP モジュールを組み合わせる」 の方法で試してください。

1 C:¥ProgramFiles¥PocketLogiana¥Logiana IP¥Sample¥quartus ¥cyclone ¥ ana32x1k edgesmp フォルダを適当な場所にコピーします。

2 Quartus II を起動します。

3 メニューの [File | Open Project] を選択し、プロジェクトファイル plogi.qpf を 開きます。メニューの [File | Open] を選択し、plogi.gdfを開きます。

4 メニューの[Assignment | Device]でデバイスを選択します。

General	Device
 Hes User Libraries Device Timing Requirements & Options EDA Tool Settings Compilation Process Analysis & Synthesis Settings Fitter Settings Timing Analyzer Design Assistant SignalTop II Logic Analyzer SignalProbe Settings Simulator Software Build Settings Stratix GX Registration 	Select the family and device you want to target for compilation. Eamily: Cyclone Image: Cyclone Device & Pin Options Parcet device Parcet device Auto device selected by the Fitter from the 'Available devices' list Specific device selected in 'Available devices' list Specific device selected in 'Available devices' list Assign Pins Available devices: Assign Pins Procent rule Assign Pins Available devices: Process: Procent rule Package: Procent rule Any Procent rule Package: Procent rule Procent rule Procent rule Procent rule
	Cancel

5 メニューの[Assignment | Assign Pins]で、入力ピン・出力ピンの割当を行います。応 用編1.1の回路図を参考に、お客様の回路に合わせて設定してください。

	Manual	AISTING MSSIG	TIO D-	T/O Standard	Tura		CincelDucks	- Fushind	Chatra	L CI-	Dec. 1	
d	Name:		1 1/0 Ban	D/U Standard:	Pow I/O LVDS6		SignalProbe	CH	Status	010	Keg	
	IP WR		i	LVTTL	Row I/O. LVDS5			Off				
	-		1	LVTTL	Row I/O, LVDS5r	i		Off				
	TR OMD		1	LVTTL	Row I/O, LVDS4p	1		Off				
	TL ^{OWD}		1	IVITL	Bow I/O LVDS3r	/DQ1L4		Off			and the second second	
			1	LVTTL	Row I/O, LVDS3r	/DQ1L5		Off				
in <u>n</u>	nment ame:	IP_CMD				SignalProt	ie source:					
'0 s	tandard:	LVTTL			•	1 CIENTI	Tube enable					
		1			1	<u>Clock</u> :						
K	eserve pin	veven if it do	es not exist	in the design fil	e.:	Destatement						
	As input tr	i-stated			-							
						and the second second	1					

[3.5.7]

6 メニューの[Processing | Start Compilation]でコンパイルを行います。

- 7 メニューの[Tools | Programmer]を選び、回路をダウンロードします。
- 8 ポケットロジアナソフトを起動し、ロジアナ1(ロジアナ IP)の RUN ボタンを押します。

<mark> ら C:¥Documents a</mark> ファイル(E) 編集(E)	nd Settings 設定(<u>S</u>) 情	¥MITSUGI¥My Docu 報(])	ments¥tes	t5.gen				
ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー								
	信号発生1 信	言号発生2 プロトコル						
RUN 測定モート*	シングル 🖃	測定間隔 10nS 👤	AtoB 1 µS	A (<	<>>			
STOP X-4	×1 •	測定時間 10.24 µS	FIND	NEXT B	<>>			
立上り位置の・	クロックでサンブ	リング						
信号名 CH	トリガ <u>A</u>	B	00	0	D			
Edge Sampling 0	Rise	1 45	2µ5	345	4 µ.;			
1								
3								
4								
6					-			
	•				<u> </u>			

9 信号発生1タブをクリックし、下記の波形を作り、RUN ボタンを押します。

<mark>修 C:¥Docu</mark> ファイル(F)	i <mark>ments</mark> a 編集(E)	<mark>and Settin</mark> g 設定(S)	g <mark>s¥MITSUGI¥N</mark> 情報(I)	ly Documents	¥test5.gen		
ロジアナ1 デ ロジアナ1 測	ータ転送中 定を中断し	です。 ました。					
ロジアナ1 ロ	コジアナ2	信号発生1	信号発生2 ブロ	+⊐µ			
RUN	発生回数	10 🗸	発生間隔 10nS	▼ 最大時間	2.56 μS	選択解除	1
STOP	ズーム	×1 🔻	発生範囲 0	μ S \sim 2.56	μS	10nS	
信号名	СН	0	50nS	100nS	150nS	200nS	
	0				474		1
	2						
	3		$++ \Box +$	$++\Pi+$			++-
	5						

10 ロジアナ1タブをクリックし、STOPボタンを押します。下記のように、CH0の立上りでのみ、CH1~31の波形をサンプリングします。

C:¥Documents and Settings¥MITSUGI¥My Documents¥te	st5.gen 💷 🛛							
ファイル(E) 編集(E) 設定(<u>S</u>) 情報(I)								
ロジアナ1 データ転送中です。 ロジアナ1 測定を中断しました。								
ロジアナ1 ロジアナ2 信号発生1 信号発生2 プロトコル								
RUN 測定モード シングル	ns A (<<>>)							
STOP ズーム ×8 ▼ 測定時間 10.24 µS FIND	NEXT B <<>>							
□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□								
信号名 CH トリガ A	_ _							
	>							
Edge Sampling 0 Rise								
	<u>}</u>							

ズームを「全データ」にすると、始めからカーソル B の位置までが CH0=H です。この部分 がデータを記録した部分です。

<mark>修 C:¥Docum</mark> ファイル(<u>E</u>) 縦	ents 編集(<u>E</u>)	and Se 設定()	t <mark>tings)</mark> <u>3</u>) 情	<mark>(MITSUGI¥M</mark> 報①	ly Docu	ments¥test5.	gen		
ロジアナ1 デー ロジアナ1 測定	タ転送⊂ を中断し	Þです。 しました。							
ロジアナ1 ロシ	ロジアナ1 ロジアナ2 信号発生1 信号発生2 プロトコル								
RUN 🧏	同定モード	シングル	. •	測定間隔 10n	s 🔻	AtoB 610nS	A	<<>>	
STOP	ズーム	全データ	•	測定時間 10.2	4μS	FIND	EXT B	<<>>	
立上り位置の	•	クロックゴ	ミサンプリ	リング					
信号名	СН	トリガ	A B	0 2 u S	D 4 uS	6 <i>u</i> S	845	10.45	
Edge Sampling	0	Rise	ŤЦ						
	1								
	2								
	3						-		
1	4				_			<u>لے ÷</u>	
			-					<u></u>	

11 「立上りの1つ前の」クロックでサンプリングを選ぶと、下記の波形が取れます。

🚯 C:¥Docum	ents and Se	ttings¥MITSU0	il¥My Docu	ments¥test5.gen					
ファイル(<u>E</u>) 編	(集(<u>E</u>) 設定(<u>5</u>) 情報(<u>1</u>)							
ロジアナ1 デー: ロジアナ1 測定:	タ転送中です。 を中断しました。								
ロジアナ1 ロジ	ロジアナ1 ロジアナ2 信号発生2 プロトコル								
RUN 測	定モード シングパ	/ ▼ 測定間隔	10nS 💌	AtoB 610nS	A <<>>				
STOP	ズーム <mark>×8</mark>	_ 測定時間	10.24 µS	FIND NEXT	в <<>>				
信号名	СН トリガ	A		050.0	<u> </u>				
The Court in	0 Disc			200h5					
Edge Sampling	1	-							
	2								
	3								
	4	1			-				

12 測定モードを「上書」にすると、バッファ容量(1024/CH)いっぱいにデータを記録 しても測定を終了せず、一番古いデータから上書きして行きます。STOP ボタンで終了し ます。測定モードを「シングル」にすると、バッファ容量(1024/CH)いっぱいにデータを 記録した時点で測定を終了し、波形を表示します。

Pocket Logiana

有限会社 エムビーウェア

〒862-0954 熊本市神水 1-21-8-409 TEL/FAX:096-385-6312 (お掛けになる場合、発信者番号通知が必要です) E-mail:support@mbeware.com http://www.mbeware.com